晶片內部的執行有一定的時序，就像人的脈搏一樣。因此，每一個晶片內部都常有時序相關的控制電路，譬如鎖向迴路 (Phase-Locked Loop) 、鎖延遲迴路 (Delay-Locked Loop) 、時間量化器 (Time-to-Digital Converter)、數位轉時間之轉換器 (Digital-to-Time Converter)等，這些電路在晶片設計、設計自動化與測試等領域都有廣泛的應用 (如全晶片高速時脈之產生與控制，異質整合晶片時脈訊號同步、電路速度測試與分級、連接線速度量測與監控、晶片線上健康狀況監控等)。過去十幾年，有許多全數位化的時序相關電路之設計理念的發展，因此希望透過此門課程，提供有志於電路設計領域發展的同學相關的紮實的訓練並建立相關的研發能力。

(Part I: Fundamentals)

1. 1. Introduction
   2. Review of Cell-Based Design Flow
   3. Delay-Locked Loop
   4. Phase-Locked Loop
   5. Time-to-Digital Converter
   6. Digital-to-Time Converter

(Part II: Applications)

1. 7. Performance Monitoring for DLL and PLL
   8. Built-In Speed Grading
   9. Delay Testing of Die-to-Die Interconnects in 3D ICs
   10. Built-In Self-Repair for Interconnects in 3D ICs
   11. Delay Monitoring of Die-to-Die Interconnects in 3D ICs

使用 PowerPoint 投影片為主的課堂討論 (Lectures using PowerPoint Slides)。

實作型作業 30%，期中考 35%，期末考 35%。